4．系统同步性能仿真。
设计包括transmitter、Codeacquisition、STR、AFC、FFT和ChannelEstimation等部分，完整地实现了系统同步功能。
Time(ms)域示出的是实际系统运行的时间(与仿真时间不同)，下面各域表示频率偏移、时间偏移以及设计系统同步电路估计出来的频偏和时偏，右半部分的域表示了信道估计之前和之后对应的星座图。从仿真可以得到整个码同步捕获时间仅仅需要5ms,这比同类系统的同步时间大大缩短，且时偏和频偏的纠正都达到了设计要求。
5．分层传输性能仿真
本系统中HDTV和SDTV以复合信号的形式传输。该复合信号由基本信号和增强信号两部分组成并且分别以不同的优先级别传送，基本信号和增强信号一起可以产生HDTV信号，仅用基本信号可以产生SDTV信号。这种方法的效率稍低于只传送HDTV信号，但是SDTV信号的抗干扰能力比HDTV大大提高，特别适合于移动接收环境。具体实现中对基本信号（basesignal）采用高保护级，而对增强信号(enhancedsignal)采用一般保护级，这样可以实现SDTV和HDTV电视信号的分层传输。仿真时给出两组信号源，将HDTV和SDTV以复合信号的形式进行传输，对应于不同的调制方式。仿真结果表明系统在信噪比很高(如22dB)时能够接收到高清晰度的电视信号，信噪比下降以后(如10dB)由于高保护级的信号仍然能够被接收，所以用户还可以接收标准清晰度的数字电视信号，甚至当信噪比已经无法忍受时仍然能够收听到高保真的声音。
综上所述，采用SPW软件进行系统级设计与仿真可以让设计者把主要的精力放在系统的算法实现及优化上面，而不必过多地考虑具体硬件实现。当这些系统级仿真都全部完成以后，我们可以采用Cadence的硬件设计系统HDS、Verilog仿真软件Verilog-XL和NC-Verilog、SPW和Verilog描述的接口协同仿真软件等把SPW中的系统设计转换为Verilog语言硬件描述，之后再用FPGA实现、PCB布板进行验证。最后把完整的设计做成ASIC。
